PolarPro FPGA的功能框圖
2013-04-09
PolarPro FPGA的功能框圖
器件內的專門電路可用來以一種有效的方式管理通電和斷電轉換。當該器件進入其超低功耗模式時，RAM、寄存器值和I/O狀態全部保持不變。FPGA金屬對金屬(metal to metal)反熔絲技術可以保證以一種“上電即用”方式在150μs內退出這種模式，而且在進入之前保持器件的狀態。
專用資源
片上存儲器、FIFO(先進先出)控制器和時鐘管理資源可以對連接嵌入式系統處理器和高數據吞吐量外設的新器件進行優化。
在這些應用中，通常可編程邏輯必須連接不同的時鐘頻率域(clock-frequency domains)。PolarPro架構可以解決用許多片上雙端口RAM和FIFO控制器實現這種功能的開銷成本的問題，而以硬連接的標準單元(ASIC)門來實現這種功能。
FPGA可以為所有8Kb RAM提供高達202Kb的嵌入式存儲器和嵌入式異步FIFO控制器。這些FIFO控制器可以直接定位相鄰的存儲器以優化速度，而且包括可編程“近空/近滿(almost empty/almost full)”標記。與使用可編程邏輯單元(大約97%)相比，以這種方式嵌入在整個架構中的專用FIFO控制器可以顯著減少執行這種功能所需的硅片面積，可以用幾乎微不足道的成本提供可保證性能的異步FIFO。
如果需要更多的存儲器來緩沖數據，新型FPGA還有另一個單元——專用DDR2(雙數據傳輸速率)接口，有助于以同樣高速和低成本的存儲器件深度嵌入到最新型PC和便攜式計算機等系統應用中。另外，這個功能還可以用專用電路來實現，它正好緊挨著I/O引腳，有助于實現最高的性能和最小的硅片面積。
進一步的嵌入功能有助于開發人員以片上可配置時鐘管理器的形式與時鐘域進行橋接。這些電路集成了一個鎖相環和一個可編程延遲線，以補償器件內部和/或系統級的互連延遲，將FPGA用戶經常遇到的復雜的調試和驗證問題簡化為只設置一個可編程參數。
智能的總線對總線橋接
這一電路特性的組合可以為實現具有數據緩沖功能的可編程的總線對總線橋接接口提供一個理想的平臺。當把非本地設備添加到嵌入式系統中時，經常需要這樣的接口，因為外設芯片組通常首先是為個人電腦市場開發的，而且采用的是一種相對復雜的總線，例如PCI或SDIO。另一方面，嵌入式系統處理器經常只有簡單的存儲映像接口。
在這種情況下，唯一的選擇是執行邏輯來進行總線結構的橋接，這可能是一個具有挑戰性的任務。兩條總線可能不具備同樣的位寬，需要以橋接來實現數據的格式化。此外，諸如PCI和SDIO等總線通常不允許在嵌入式系統中使用簡單的存儲映像。在這樣的情況下，橋接必須與協議邏輯一起提供數據緩沖能力，以便處理器能夠在數據傳輸期間執行其他任務。
一種解決方案是使用一個FPGA作為橋接器件。通常可供FPGA使用的預先定義的功能庫包括了大多數標準元件總線接口，因此橋接設計已經完成了一半。FPGA的靈活性有助于開發人員使設計適應各種不同的處理器，從而以最少的修改將設計用于多個項目。
初看上去，復雜可編程邏輯器件(CPLD)似乎也能提供這些優勢，但是CPLD通常沒有數據緩沖所需的存儲器資源。
最新資訊
